मेटा अपनी एआई चिप्स को गीगावाट शेड्यूल पर ला रहा है

15 सितंबर 2026 को Bloomberg ने रिपोर्ट किया (Dina Bass, "Meta Touts the Cost-Saving Benefits of Latest In-House AI Chips") कि Meta:

• MTIA 450, कोडनेम "Arke", का टेस्टिंग शुरू कर चुका है, जो उसकी इन-हाउस MTIA एक्सेलेरेटर लाइन की तीसरी पीढ़ी है (परिवारों की पहली घोषणा 2023 में हुई थी), और इसे H1 2027 के दौरान Meta के डेटा सेंटरों में तैनात करने की योजना है।
• MTIA 500, कोडनेम "Astrid", का डिज़ाइन लगभग एक महीने में पूरा कर लेगा, और डेटा-सेंटर में तैनाती का लक्ष्य 2027 का अंत है; Meta को उम्मीद है कि Astrid का उपयोग Arke की तुलना में और भी व्यापक रूप से होगा।
• शुरुआती टेस्ट नतीजे बताए: 12 इंजीनियरिंग-सैंपल यूनिट 1 सितंबर 2026 को TSMC से आईं; शुरुआती प्रदर्शन Meta के आंतरिक सिमुलेशन पूर्वानुमानों के 2–3% के भीतर रहा; पहले ही दिन टीम ने चिप्स पर Meta के अपने मॉडल के साथ-साथ DeepSeek और Alibaba (Qwen) के मॉडल भी चलाए (यानी विभिन्न मॉडल परिवारों में लचीलेपन का संकेत)।
• ऊर्जा खपत के आधार पर मापी गई प्रतिबद्धता जताई कि किसी भी 12-महीने की अवधि में 1 GW से अधिक MTIA चिप्स सेवा में डाली जाएंगी, और इसके बाद गति और तेज़ होने की उम्मीद है (बशर्ते एआई (AI) की मांग में गिरावट न आए)।
• "Olympus" रद्द किया, जो पहले प्रस्तावित चिप थी और ट्रेनिंग तथा इन्फरेंस दोनों संभालती (लॉन्च लक्ष्य 2028/29), ताकि केवल-इन्फरेंस डिज़ाइनों पर ध्यान केंद्रित किया जा सके। Song: जब आप "गीगावाट पर गीगावाट क्षमता" खड़ी करते हैं, तो संयुक्त चिप का ~30% लागत प्रीमियम "पूरी तरह अस्वीकार्य" है।
• चिप्स को रोज़मर्रा के सामान्य-उद्देश्य वाले एआई इन्फरेंस के लिए "workhorses" के रूप में पेश किया (यानी प्रशिक्षित मॉडल चलाना), अति-कम-लेटेंसी वाले खास इस्तेमालों के लिए नहीं; Astrid के बाद Meta गति/थ्रूपुट (throughput) बढ़ाने पर ज़ोर देगा, और फ़ाइबर-ऑप्टिक (fiber-optic) तकनीक को एक और लीवर मानेगा ("हमारे पास बहुत मज़बूत रोडमैप है... हम ऐसी चिप्स बनाते रहने की उम्मीद करते हैं जो हमारे विक्रेताओं द्वारा हमारे लिए बनाई जा रही चिप्स के मुकाबले प्रतिस्पर्धी हों" — Song)।
• MTIA के साथ-साथ Nvidia और AMD GPUs की लगातार, बड़े पैमाने पर खरीद की पुष्टि की; Broadcom सह-डिज़ाइन करता है, TSMC निर्माण करता है, और Meta की Superintelligence Labs भविष्य के मॉडलों की इन्फरेंस आवश्यकताएं चिप रोडमैप में डालती है।

वह संदर्भ जिसने 15 सितंबर को शुरू से खुलासा होने के बजाय "detail drop" बना दिया: MTIA 300/400/450/500 का रोडमैप खुद 11 मार्च 2026 को आधिकारिक रूप से घोषित हुआ था (Meta Newsroom + AI blog), Broadcom के साथ सह-विकास साझेदारी (2029 तक, पहला चरण >1 GW) 14 अप्रैल 2026 को, संबंधित "Iris" चिप के सितंबर उत्पादन-रैंप की जानकारी Reuters की एक्सक्लूसिव आंतरिक मेमो के ज़रिए 9 जुलाई 2026 को, और MTIA 400 की आर्किटेक्चर Hot Chips 2026 (25–26 अगस्त) में। 15 सितंबर की Bloomberg रिपोर्ट ठोस डिप्लॉयमेंट समय-सारिणी, कोडनेम, टेस्ट नतीजे, >1 GW की प्रतिबद्धता और Olympus के रद्द होने की पहली सार्वजनिक घोषणा है।

• Story ID: S19
• शीर्षक (Title): Meta ने MTIA 450 और MTIA 500 एआई ट्रेनिंग/इन्फरेंस (AI training/inference) एक्सेलेरेटर की जोड़ी का अनावरण किया
• संगठन (Organization): Meta Platforms (MTIA कार्यक्रम, Broadcom के साथ सह-विकसित; TSMC द्वारा फैब्रिकेटेड (fabricated))
• श्रेणी (Category): इन्फ्रास्ट्रक्चर (infrastructure) (कस्टम सिलिकॉन (custom silicon) / डेटा-सेंटर कंप्यूट (data-center compute))
• इवेंट तिथि (Event date): 2026-09-15 — CONFIRMED, in-window (2026-09-10 ≤ 2026-09-15 ≤ 2026-09-17 ✓)। 15 सितंबर 2026 को Meta ने MTIA 450 ("Arke") और MTIA 500 ("Astrid") की डिप्लॉयमेंट (deployment) तथा टेस्टिंग स्थिति पर Bloomberg (Dina Bass, प्रकाशित 2026-09-15 10:00 AM EDT) को ब्रीफ़ किया।
• घोषणा तिथि (Announcement date): 2026-09-15 (Bloomberg के ज़रिए सामने आई जानकारी, जो Meta की ब्रीफ़िंग और Meta में इंजीनियरिंग के VP Yee Jiun Song के इंटरव्यू पर आधारित है — डिस्कवरी रिकॉर्ड में जिस "Meta announcement" का ज़िक्र है वही यह है; उस दिन Meta की ओर से अलग प्रेस रिलीज़ नहीं आई)। दोनों चिप्स के तकनीकी विनिर्देश (specifications) पहली बार Meta ने 2026-03-11 को आधिकारिक रूप से प्रकाशित किए थे (Meta Newsroom + Meta AI blog)।
• लेख की तिथियां (Article dates): 2026-09-15 (Bloomberg, Newsquawk, Mint, TEXXR, Kalkine, Briefs), 2026-09-16 (Quartz, TrendForce, Kobaran), 2026-09-17 (NeoTeo, GenAI Daily)। डिस्कवरी का article_dates ("2026-09-15") सही है।
• साक्ष्य स्थिति (Evidence status): CONFIRMED (FACT) — सार्वजनिक जानकारी के स्तर पर — यह कि Meta MTIA 450 "Arke" के लिए H1-2027 डिप्लॉयमेंट और MTIA 500 "Astrid" के लिए 2027 के अंत में डिप्लॉयमेंट की योजना बना रहा है, कि वह Arke को TSMC से मिली 12 यूनिट के साथ टेस्ट कर रहा है (1 सितंबर), कि उसने किसी भी 12-महीने की अवधि में >1 GW MTIA सिलिकॉन लगाने की प्रतिबद्धता जताई है, कि उसने ट्रेनिंग और इन्फरेंस दोनों के लिए प्रस्तावित संयुक्त "Olympus" चिप रद्द कर दी है, और कि वह इस जोड़ी को इन्फरेंस-फ़र्स्ट (inference-first) के रूप में प्रस्तुत करता है। ये बातें Bloomberg (15 सितंबर) तथा कई स्वतंत्र मीडिया संस्थानों (Quartz, TrendForce, Newsquawk, Mint, NeoTeo) ने लगातार एक जैसी रिपोर्ट की हैं।
• COMPANY CLAIM (स्वतंत्र रूप से सत्यापित नहीं): प्रदर्शन और दक्षता से जुड़े सभी दावे — "whatever Nvidia is currently shipping" की तुलना में बेहतर परफ़ॉर्मेंस पर वाट और पर डॉलर (Song), शुरुआती सिलिकॉन और Meta के अपने सिमुलेशन के बीच 2–3% का मेल, तथा Meta की सामग्री में दिए "6× MX4 FLOPS vs FP16" जैसे विनिर्देश। किसी तीसरे पक्ष ने MTIA सिलिकॉन को बेंचमार्क (benchmark) नहीं किया है; चिप्स केवल आंतरिक (internal-only) हैं और 2027 तक GA (सामान्य उपलब्धता) में नहीं आएंगी। NeoTeo (17 सितंबर) ठीक इसी भेद को रेखांकित करता है।
• डिस्कवरी रिकॉर्ड में सुधार: डिस्कवरी इसे "training/inference accelerator pair" बताती है, जिसमें "MTIA 500 (training)" शामिल है। साक्ष्य MTIA 500 को ट्रेनिंग चिप के रूप में वर्गीकृत करने का समर्थन नहीं करते। MTIA 450 और MTIA 500 दोनों स्पष्ट रूप से GenAI-इन्फरेंस-फ़र्स्ट हिस्से हैं (सामान्य-उद्देश्य इन्फरेंस के लिए "workhorses"); Meta का कहना है कि इन्हें बाद में रैंकिंग/रेकमेंडेशन ट्रेनिंग के लिए इस्तेमाल किया जा सकता है और ये "भविष्य की GenAI ट्रेनिंग के लिए ज़मीन तैयार करते हैं", जबकि CNBC (11 मार्च) ने Song के हवाले से लिखा कि 400/450/500 चिप्स "विशाल लार्ज लैंग्वेज मॉडल (Large Language Model, LLM) की ट्रेनिंग के लिए इस्तेमाल नहीं होंगे।" Meta के कार्यक्रम का ट्रेनिंग-सिलिकॉन वाला हिस्सा MTIA 300 है (R&R ट्रेनिंग, उत्पादन में)। यह दस्तावेज़ साक्ष्य का अनुसरण करता है; देखें §3, §5 और §13।

• पहले (अगस्त/सितंबर 2026 तक): Meta का कस्टम सिलिकॉन वास्तविक था, लेकिन इन्फरेंस के लिए अनुकूलित और सीमित दायरे में रखा गया: MTIA v1 (2023, R&R इन्फरेंस, विज्ञापन मॉडलों के लिए लैब तक सीमित), MTIA v2 (2024, बड़े पैमाने पर R&R इन्फरेंस), MTIA 300 (2026, R&R ट्रेनिंग सिलिकॉन)। 450/500 केवल रोडमैप के रूप में मौजूद थे (मार्च 2026 में घोषित) — कोई डिप्लॉयमेंट तिथि नहीं, कोई सार्वजनिक कोडनेम नहीं, हाथ में कोई सिलिकॉन नहीं, और Broadcom साझेदारी के ">1 GW" ढांचे के बाहर मेगावाट की कोई घोषित प्रतिबद्धता नहीं। 2026 में Meta की प्रमुख एआई-कंप्यूट कहानी अब भी बाहरी GPUs ही थी: ~$100B का AMD सौदा, लाखों Nvidia GPUs, 2026 में 7 GW → 2027 तक 14 GW।
• बदलाव (15 सितंबर 2026): Meta ने अपने कस्टम सिलिकॉन को सार्वजनिक रूप से एक निर्धारित, गीगावाट-स्केल उत्पादन पथ से जोड़ दिया: MTIA 450 (Arke) → H1 2027, MTIA 500 (Astrid) → 2027 का अंत, व्यापक रोलआउट के साथ; किसी भी 12-महीने की अवधि में >1 GW तैनात; पहला सिलिकॉन (12 यूनिट) भौतिक रूप से घर में और सिमुलेशन के 2–3% के भीतर टेस्टिंग; लागत के आधार पर ट्रेनिंग+इन्फरेंस वाला "Olympus" हिस्सा समाप्त करके इन्फरेंस-फ़र्स्ट रणनीति को और सख़्त किया गया (~30% प्रीमियम "पूरी तरह अस्वीकार्य")। यह अब तक का सबसे स्पष्ट सार्वजनिक संकेत है कि Meta MTIA को इन्फरेंस वर्कलोड पर व्यापारिक GPUs का एक सार्थक, बजट-लाइन स्तर का विकल्प बनाना चाहता है, न कि कोई वैज्ञानिक प्रयोग।
• बाद में (अपेक्षित): Meta में इन्फरेंस क्षमता की योजना आंशिक रूप से Nvidia/AMD के ऑर्डर बुक से अलग हो जाती है; MTIA "workhorse" GenAI इन्फरेंस के लिए डिफ़ॉल्ट बनता है (रैंकिंग, विज्ञापन, Llama सर्विंग, इमेज/वीडियो जनरेशन इन्फरेंस), जबकि GPUs फ्रंटियर ट्रेनिंग और लेटेंसी-क्रिटिकल सर्विंग संभालते हैं; >1 GW/वर्ष की लय कॉस्ट-पर-GW (cost-per-GW) अर्थशास्त्र को बदल देती है; Astrid की व्यापक तैनाती (2027 का अंत) कार्यक्रम का पहला मास-कॉन्फ़िगरेशन बिंदु बनती है; MTIA की भविष्य की पीढ़ियां (Astrid के बाद) फ़ोटोनिक इंटरकनेक्ट के साथ गति/थ्रूपुट पर लक्ष्य साधती हैं।

MTIA आर्किटेक्चर (Meta की आधिकारिक मार्च 2026 सामग्री के अनुसार — जब तक अलग से पुष्टि न हो, विनिर्देश COMPANY CLAIM हैं)। MTIA परिवार एक मॉड्यूलर, बहु-चिपलेट (multi-chiplet), RISC-V आधारित डिज़ाइन है, जो Broadcom के साथ सह-विकसित है और TSMC द्वारा फैब्रिकेटेड है। MTIA 300 (उत्पादन में) ने ब्लॉक पैटर्न तय किया: एक कंप्यूट चिपलेट (प्रोसेसिंग एलिमेंट्स का ग्रिड, हर PE में RISC-V वेक्टर कोर की जोड़ी, यील्ड के लिए रिडंडेंट PEs), दो नेटवर्क चिपलेट (हर एक में छह 800 Gbps RDMA NICs → 1.2 TB/s ऑन-चिप I/O), और HBM स्टैक; संचार को सह-डिज़ाइन की गई HCCL लाइब्रेरी के ज़रिए प्राथमिक नागरिक का दर्जा दिया गया है (Meta की 24 अगस्त की इंजीनियरिंग पोस्ट और ISCA '26 पेपर के अनुसार)। MTIA 400 दो कंप्यूट चिपलेट पर चला गया (~5× FP8 FLOPS, 300 के मुकाबले; 9.2 TB/s HBM3e; हार्डवेयर MXFP4/MX4/MX8 माइक्रोस्केलिंग), साथ में 1.2 TB/s स्विच्ड ईथरनेट बैकप्लेन पर 72-डिवाइस स्केल-अप डोमेन। MTIA 400, 450 और 500 एक ही चेसिस, रैक और नेटवर्क इन्फ्रास्ट्रक्चर साझा करते हैं — हर पीढ़ी मौजूदा फ़ुटप्रिंट में ही लग जाती है, और Meta इसे ही अपनी ~छह महीने की चिप कैडेंस का श्रेय देता है। सॉफ़्टवेयर PyTorch, vLLM और Triton पर मूल रूप से चलता है, torch.compile/torch.export का समर्थन है, इसलिए उत्पादन मॉडल बिना MTIA-विशिष्ट रीराइट के GPUs और MTIA दोनों पर एक साथ तैनात हो जाते हैं (Meta का दावा)।

MTIA 450 ("Arke") — GenAI इन्फरेंस के लिए चार क्षेत्रों में अनुकूलन: (1) HBM बैंडविड्थ दोगुनी होकर 18.4 TB/s (9.2 से) डिकोड को तेज़ करने के लिए; (2) MX4 FLOPS +75% (~21 PFLOPS MX4) MoE फ़ीड-फ़ॉरवर्ड नेटवर्क तेज़ करने के लिए; (3) अटेंशन और FFN के लिए हार्डवेयर त्वरण — समर्पित FlashAttention/Softmax-शैली इकाइयां जो इन्फरेंस की पारंपरिक अड़चनों को हटाती हैं; (4) कस्टम लो-प्रिसिज़न डेटा टाइप (MX4/MX8 से आगे), जिनमें डेटा-टाइप-कन्वर्ज़न के सॉफ़्टवेयर ओवरहेड के बिना मिश्रित लो-प्रिसिज़न गणना शामिल है; MTIA 450 FP16/BF16 के मुकाबले ~6× MX4 FLOPS देता है (21 बनाम 3.5 PFLOPS — गणितीय रूप से सुसंगत)। अन्य बताए गए आंकड़े: 7 PFLOPS FP8, 288 GB HBM, 1,400 W TDP (Meta की स्पेक तालिका, जैसा Tom's Hardware/the-decoder/DCD ने उतारा)। तैनाती: H1 2027।

MTIA 500 ("Astrid") — मॉड्यूलर दर्शन को आगे बढ़ाता है: HBM स्टैक से घिरा छोटे कंप्यूट चिपलेटों का 2×2 विन्यास, साथ में दो नेटवर्क चिपलेट और एक SoC चिपलेट (होस्ट PCIe + स्केल-आउट NICs)। 450 के मुकाबले: +50% HBM बैंडविड्थ (27.6 TB/s), HBM क्षमता में +80% तक (384–512 GB), +43% MX4 FLOPS (~30 PFLOPS); वही इन्फरेंस-केंद्रित हार्डवेयर त्वरण और डेटा-टाइप नवाचार। बताए गए आंकड़े: 10 PFLOPS FP8, 1,700 W TDP। रोडमैप का शुरू-से-अंत गणित (Meta का दावा, क्रॉस-चेक किया गया): MTIA 300→500 HBM बैंडविड्थ ×4.5 (6.1→27.6 TB/s) और कंप्यूट ×25 (1.2 PFLOPS FP8/MX8 → 30 PFLOPS MX4 — यह क्रॉस-फ़ॉर्मेट आंकड़ा है, गुणवत्ता-समायोजित स्पीडअप नहीं)। तैनाती: 2027 का अंत, Arke से व्यापक। Hot Chips की स्वतंत्र टिप्पणी कहती है कि MTIA 500 स्केल-अप डोमेन को 72 एक्सेलेरेटरों से आगे बढ़ा सकता है (पूरी तरह खुलासा नहीं)।

इन्फरेंस-फ़र्स्ट क्यों: Meta का बताया गया तर्क (Bloomberg और CNBC को Song) यह है कि मुख्यधारा के हिस्से सबसे कठिन वर्कलोड (फ्रंटियर प्री-ट्रेनिंग) के लिए बनाए जाते हैं और फिर इन्फरेंस पर कम लागत-कुशलता से लगाए जाते हैं; Meta पहले उसी वर्कलोड के लिए अनुकूलन करता है जिसका वह प्रभुत्व रखने की उम्मीद करता है — GenAI इन्फरेंस — और फिर R&R ट्रेनिंग/इन्फरेंस तथा बाद में GenAI ट्रेनिंग तक विस्तार करता है।

एक शीर्ष-स्तरीय हाइपरस्केलर (hyperscaler) का किसी भी 12-महीने की अवधि में अपने >1 GW इन्फरेंस सिलिकॉन की प्रतिबद्धता जताना, सिलिकॉन पहले से ही सिमुलेशन लक्ष्यों से 2–3% के अंतर पर टेस्ट हो रहा होना, और दो-चिप की नामित तैनाती समय-सारिणी (Arke H1-2027, Astrid 2027 का अंत) — यह सब Meta के कस्टम-सिलिकॉन कार्यक्रम को "रोडमैप हेज" से बजट-लाइन इन्फ्रास्ट्रक्चर में बदल देता है। यह व्यापक कस्टम-चिप लहर (Google TPU v8t/v8i, AWS Trainium, Microsoft MAIA, OpenAI Jalapeño, Anthropic की बताई गई Samsung खोज) को वैधता देता है और — चूंकि Meta ने लागत के आधार पर ट्रेनिंग+इन्फरेंस वाला "Olympus" हिस्सा समाप्त कर दिया — उद्योग में श्रम-विभाजन को और स्पष्ट करता है: व्यापारिक GPUs फ्रंटियर ट्रेनिंग और लेटेंसी-क्रिटिकल सर्विंग रखते हैं; हाइपरस्केलर ASICs workhorse इन्फरेंस लेते हैं। अगर Meta के लागत/ऊर्जा दावे गीगावाट स्केल पर टिकते हैं, तो यह Nvidia के भविष्य के इन्फरेंस TAM (कुल संबोध्य बाज़ार) पर ऐसे ग्राहक की ओर से दबाव डालता है जो उसके सबसे बड़े खरीदारों में से भी एक है। स्वतंत्र विश्लेषक (Newsquawk, NeoTeo) प्रतिस्पर्धी निष्कर्ष को दिशात्मक पर वास्तविक बताते हैं: पहले सीमांत स्तर पर इन्फरेंस का विस्थापन; ट्रेनिंग का विस्थापन अभी सिद्ध नहीं।

• Meta: अनुमानित रूप से बेहतर परफ़ॉर्मेंस-पर-वाट और परफ़ॉर्मेंस-पर-डॉलर के साथ पूर्वानुमेय, स्व-नियंत्रित इन्फरेंस क्षमता, "whatever Nvidia is currently shipping" के मुकाबले (COMPANY CLAIM); ~$115–145B के 2026 कैपेक्स लिफ़ाफ़े और 7→14 GW के 2026→2027 फ़ुटप्रिंट पर कॉस्ट-पर-GW लाभ; वर्कलोड का विभाजन (workhorse इन्फरेंस के लिए MTIA, ट्रेनिंग/लेटेंसी-क्रिटिकल के लिए GPUs); साझा चेसिस/रैक/नेटवर्क से संभव ~6 महीने की सिलिकॉन कैडेंस।
• उद्योग: सार्वजनिक तिथियों वाला दूसरा हाइपरस्केलर-स्तरीय, इन्फरेंस-फ़र्स्ट ASIC कार्यक्रम — "इन्फरेंस के किनारे पर कस्टम सिलिकॉन व्यापारिक GPUs को विस्थापित करता है" वाली थीसिस के लिए देखने योग्य साक्ष्य (Google की मिसाल, जिसका तर्क Newsquawk देता है); और यह परखने का अवसर कि क्या Meridian/CUDA-मुक्त स्टैक (PyTorch/vLLM/Triton मूल रूप से) उत्पादन इन्फरेंस उठा सकते हैं।
• विश्लेषक/निवेशक: ट्रैक करने के लिए नामित कोडनेम और तिथियां (Arke → H1-2027; Astrid डिज़ाइन-फ़्रीज़ ≈अक्टूबर-नवंबर 2026 → 2027 का अंत), साथ में कैपेक्स-स्वामित्व मॉडलिंग के लिए मापनीय प्रतिबद्धता (>1 GW/12 महीने)।

• बैंडविड्थ-फ़र्स्ट डिज़ाइन की रणनीति के रूप में पुष्टि: 450→500 में 18.4→27.6 TB/s HBM यह पुष्टि करता है कि Meta की थीसिस के अनुसार GenAI इन्फरेंस के लिए बाध्यकारी सीमा डिकोड/लोकल मेमोरी बैंडविड्थ है, कच्चा FLOPS नहीं; MoE-भारी वर्कलोड (Llama, DeepSeek-श्रेणी) को MX4 लो-प्रिसिज़न + उच्च बैंडविड्थ से लाभ मिलता है।
• हार्डवेयर अटेंशन/FFN त्वरण: FlashAttention/Softmax-शैली इकाइयां पारंपरिक CUDA-कर्नेल-स्तरीय अड़चनों को सिलिकॉन में ले जाती हैं — यह एक डिज़ाइन रुझान है (Google/OpenAI के कस्टम हिस्सों में भी) जो स्थिर मॉडल परिवारों के लिए "GPU की सामान्य-उद्देश्य लचीलापन" वाली बढ़त को कमज़ोर करता है।
• डेटा-टाइप नवाचार: MX4 + कस्टम लो-प्रिसिज़न टाइप (FP16/BF16 के मुकाबले 6× MX4 FLOPS, कन्वर्ज़न ओवरहेड के बिना मिश्रित प्रिसिज़न) ऐसा सह-डिज़ाइन है जिसका पूरा फ़ायदा केवल एक कैप्टिव वर्कलोड मालिक ही उठा सकता है।
• कैडेंस इंजन के रूप में मॉड्यूलरिटी: साझा चिपलेट/चेसिस/रैक/नेटवर्क तथा सॉफ़्टवेयर संगतता (torch.compile/export) हर पीढ़ी को ड्रॉप-इन बनाती है और ~6 महीने के चक्रों में क्वालिफ़िकेशन लागत को फैला देती है — यह सिर्फ़ सिलिकॉन नहीं, संगठनात्मक क्षमता है।
• चेतावनी (INDEPENDENT EVIDENCE): 2–3% का आंकड़ा शुरुआती सिलिकॉन की तुलना Meta के अपने सिमुलेशन से करता है, किसी बाहरी एक्सेलेरेटर से नहीं; MTIA का कोई पीयर-रिव्यूड या तीसरे पक्ष का मापन मौजूद नहीं है (NeoTeo)। उत्पादन डेटा आने तक हर प्रदर्शन दावा COMPANY CLAIM ही रहता है।

• MTIA केवल आंतरिक (internal-only) है — कोई क्लाउड एपीआई (API) नहीं, कोई किट नहीं, बाहरी लोगों के लिए CUDA-for-MTIA जैसा कोई समकक्ष नहीं। डेवलपर पर असर अप्रत्यक्ष है: Meta की प्रकाशित टूलिंग दिशा (PyTorch, vLLM, Triton, torch.compile/export को MTIA-नेटिव स्टैक के रूप में) उद्योग के उस रुझान को मज़बूत करती है जो पोर्टेबल, गैर-CUDA-विशिष्ट सर्विंग फ़्रेमवर्क की ओर बढ़ रहा है।
• PyTorch/vLLM/Triton की पोर्टेबिलिटी Meta की अपनी रगड़ कम करती है और संकेत देती है कि "एक बार लिखो, कहीं भी चलाओ — हाइपरस्केलर ASICs सहित" एक व्यावहारिक तैनाती लक्ष्य बनता जा रहा है — यह उन टीमों के लिए प्रासंगिक है जिनके कोड को TPU/AWS/Microsoft के कस्टम हिस्सों पर भी चलना होता है।
• मॉडल-सर्विंग इंजीनियरों के लिए टिकाऊ सबक आर्किटेक्चर-जागरूक अनुकूलन है: डिकोड-भारी उत्पादन लोड के लिए बैंडविड्थ और मेमोरी क्षमता (KV कैश, MoE वेट) शिखर FLOPS से अधिक मायने रखते हैं।

• एंटरप्राइज़ पर सीधा असर सीमित है (Meta MTIA बेचता नहीं), लेकिन जो लागत/ऊर्जा मानक यह तय करता है वह मायने रखता है: अगर Meta "workhorse" इन्फरेंस गीगावाट स्केल पर व्यापारिक GPUs से बेहतर परफ़ॉर्मेंस/W और परफ़ॉर्मेंस/$ के साथ चलाता है, तो क्लाउड प्रदाताओं और नियोक्लाउड्स (neoclouds) की इन्फरेंस कीमतों के सामने एक नया संदर्भ बिंदु आ जाता है, और एंटरप्राइज़ खरीदारों को सौदेबाज़ी में बढ़त मिलती है ("हाइपरस्केलर-ASIC अर्थशास्त्र" को आधार बनाकर)।
• एंटरप्राइज़ MLOps प्लेटफ़ॉर्मों को MTIA के सॉफ़्टवेयर-स्टैक दांव (vLLM/Triton/torch.compile) पर नज़र रखनी चाहिए, क्योंकि ये अन्य कस्टम सिलिकॉन तक पोर्टेबिलिटी का रास्ता भी हैं।
• Nvidia खरीदने वाले उद्यमों के लिए रणनीतिक निष्कर्ष यह है: सबसे बड़े खरीदार सक्रिय रूप से इन्फरेंस के लिए निकास-द्वार बना रहे हैं — यह संकेत है कि इन्फरेंस रोडमैप में एकल-विक्रेता लॉक-इन से बचें और पोर्टेबल सर्विंग स्टैक आज़माएं।

• कस्टम-सिलिकॉन लहर को वैधता देता है (S18 का MLPerf v6.1 और यह कहानी सप्ताह के दो इन्फ्रास्ट्रक्चर संकेत हैं): हाइपरस्केलर ASICs कंप्यूट बाज़ार की संरचनात्मक, निर्धारित विशेषता हैं, कोई अफ़वाह नहीं।
• इन्फरेंस के किनारे पर Nvidia के सुपरसाइकिल आख्यान को कुंद करता है: Meta, Google, Microsoft, Amazon और OpenAI — सभी के पास अब नामित इन-हाउस इन्फरेंस हिस्से हैं; व्यापारिक-GPU TAM फ्रंटियर ट्रेनिंग और एंटरप्राइज़ की लंबी पूंछ की ओर सिमटता है।
• Meta का इन्फरेंस-फ़र्स्ट अनुशासन एक रणनीतिक बयान है: Olympus (संयुक्त ट्रेनिंग+इन्फरेंस) को समाप्त करना कहता है कि Meta मानता है कि गीगावाट स्केल पर वर्कलोड-विशेषीकृत सिलिकॉन TCO पर जीतता है — यह "one chip to rule them all" का उल्टा है और Nvidia के रैक-स्केल GPUs के सीधे विपरीत।
• आपूर्ति-श्रृंखला की मुद्रा: Broadcom (डिज़ाइन/पैकेजिंग/नेटवर्किंग) + TSMC (फ़ैब) + Samsung (मेमोरी) + Sandisk (फ़्लैश) + Sumitomo (फ़ाइबर ऑप्टिक्स) — जुलाई का Reuters मेमो — यह दिखाता है कि Meta एक समानांतर, बहु-विक्रेता एआई हार्डवेयर स्टैक बना रहा है; Nvidia-भारी खरीद से भू-राजनीतिक/व्यापारिक विविधीकरण।
• समय पर टिप्पणी: यह ऐसे सप्ताह में आता है जब MLPerf v6.1 (16 सितंबर) ने Vera Rubin दिखाया और S31 का AI-Energy गठबंधन शुरू हुआ — कंप्यूट-बाज़ार का आख्यान एक साथ दक्षता, ऊर्जा और कस्टम सिलिकॉन की ओर खिसक रहा है।

• निष्पादन जोखिम (Execution risk): हाइपरस्केलर स्केल पर 6 महीने की सिलिकॉन कैडेंस अभूतपूर्व है; क्वालिफ़िकेशन, सॉफ़्टवेयर की परिपक्वता (मनमाने नए मॉडलों के लिए कंपाइलर कवरेज), यील्ड रैंप और HBM आपूर्ति — ऐसे कार्यक्रम यहीं सफल होते या विफल होते हैं (AI Chat Daily का "execution risk" ढांचा; TPU की मिसाल में कई पीढ़ियां लगीं)।
• पूर्वानुमान जोखिम (Forecast risk): इन्फरेंस-फ़र्स्ट सिलिकॉन निकट-भविष्य के वर्कलोड मिश्रण पर एक दांव है; अगर मॉडल आर्किटेक्चर बदलते हैं (स्टेट-स्पेस मॉडल, एजेंट रनटाइम, अनियमित मेमोरी व्यवहार वाले मल्टीमॉडल एनकोडर — Vlsi.kr/Silicon Report की चेतावनी), तो SIMT-लचीले GPUs की बढ़त बनी रहती है; "पीढ़ी की गति वह रफ़्तार बन सकती है जिस पर गलत वर्कलोड पूर्वानुमान दोहराया जाता है।"
• दावे का जोखिम (Claim risk): असत्यापित परफ़ॉर्मेंस/W और परफ़ॉर्मेंस/$ दावे ("whatever Nvidia ships" से बेहतर) उत्पादन आंकड़े निराश करने पर उलटे पड़ सकते हैं; 2–3% का आंकड़ा Meta के अपने सिमुलेशन के मुकाबले है, Nvidia के मुकाबले नहीं (NeoTeo)।
• बाज़ार जोखिम (Market risk): GPU आपूर्ति में ढील (जिसने इस कार्यक्रम को आंशिक रूप से हेज के तौर पर जन्म दिया) लागत का तर्क कमज़ोर कर सकती है; Meta समानांतर रूप से Nvidia/AMD की विशाल खरीद जारी रहने पर ज़ोर देता है।
• कैपेक्स की छवि: $115–145B कैपेक्स और 2027 तक 14 GW ऊर्जा/ग्रिड की जांच बढ़ाता है; S31 के AI-Energy Alliance का संदर्भ पूरे क्षेत्र में शमन के प्रयास दिखाता है।

• सभी विनिर्देश तथा प्रदर्शन/दक्षता के दावे Meta की अपनी सामग्री और ब्रीफ़िंग से आए COMPANY CLAIM हैं; कोई स्वतंत्र मापन मौजूद नहीं (चिप्स केवल आंतरिक, पहली तैनाती H1-2027)। "Nvidia को हराता है" वाला दक्षता ढांचा Meta का लिखा हुआ है (Bloomberg के ज़रिए), कोई बेंचमार्क नहीं।
• डिस्कवरी का MTIA 500 को "training" चिप बताना साक्ष्य से समर्थित नहीं — 450 और 500 दोनों इन्फरेंस-फ़र्स्ट हैं; ट्रेनिंग क्षमता का दावा केवल भविष्य के विस्तार के रूप में है ("भविष्य की GenAI ट्रेनिंग के लिए ज़मीन तैयार करना")। यह दस्तावेज़ साक्ष्य का अनुसरण करता है।
• "Iris" की पहचान (Reuters का जुलाई मेमो: सितंबर में उत्पादन में जाने वाली चिप) और "Arke"/"Astrid" के बीच संबंध स्रोतों में अस्पष्ट है; qz "Iris" को "MTIA लाइन की एक और चिप" मानता है, जिसका अर्थ है कि सितंबर का उत्पादन-रैंप और 450/500 की जोड़ी संबंधित पर अलग कार्यक्रम हैं (संभवतः MTIA 400/450 का पुल)। हल नहीं हुआ।
• स्पेक-तालिका के आंकड़े (7/10 PFLOPS FP8, 21/30 PFLOPS MX4, 1,400/1,700 W TDP, 288/384–512 GB) Meta की प्रकाशित स्पेक तालिका से हैं, जैसा Tom's Hardware, the-decoder और DCD ने उतारा — आंतरिक रूप से सुसंगत और गणितीय रूप से ठीक, पर स्वतंत्र रूप से बेंचमार्क नहीं। सभी 12 स्रोतों को पूरा नहीं पढ़ा गया; Bloomberg स्वयं पेवॉल के पीछे है (उसका विवरण कई स्वतंत्र पुनः-रिपोर्टों से सत्यापित: Quartz, TrendForce, Mint, Newsquawk, Briefs, GenAI Daily)।
• द्वितीयक एग्रीगेटर (Kalkine, Kobaran, TEXXR, thenews.com.pk, gurufocus, aiweekly) केवल संरचनात्मक क्रॉस-चेक के लिए इस्तेमाल हुए, साक्ष्य का भार उठाने के लिए नहीं।

1. क्या Arke का उत्पादन प्रदर्शन समान वर्कलोड और समान पावर परिस्थितियों में किसी नामित Nvidia एक्सेलेरेटर के मुकाबले "Nvidia के मौजूदा आपूर्ति-वाले हिस्सों से बेहतर परफ़ॉर्मेंस/W और परफ़ॉर्मेंस/$" वाले दावे से मेल खाता है (ऐसी कोई तुलना प्रकाशित नहीं हुई है)?
2. क्या "Iris" (Reuters के अनुसार सितंबर का उत्पादन-रैंप) वही हिस्सा है जो MTIA 450/Arke है, या कोई पुल पीढ़ी (जैसे MTIA 400 का उत्पादन)? स्रोत इसे नहीं मिलाते।
3. MTIA 450/500 किस प्रोसेस नोड और पैकेजिंग (जैसे CoWoS) का उपयोग करते हैं? Meta ने खुलासा नहीं किया; HBM आपूर्ति और उन्नत-पैकेजिंग क्षमता समय-सारिणी तय करने वाले कारक हैं।
4. क्या 72-डिवाइस स्केल-अप डोमेन MTIA 500 के लिए भी लागू है, या यह उससे आगे बढ़ता है (Hot Chips की टिप्पणी "72 से आगे" की ओर संकेत करती है) — यानी क्या Astrid छिपे रूप में रैक-स्केल-ट्रेनिंग-सक्षम हिस्सा है?
5. 2028 तक Meta की इन्फरेंस मांग का कितना हिस्सा MTIA पर जाता है, और यह उसके Nvidia/AMD ऑर्डर बुक तथा MLPerf-शैली सार्वजनिक साक्ष्य आधार को कैसे बदलता है (केवल-आंतरिक सिलिकॉन = कोई बाहरी बेंचमार्क नहीं)?
6. जब Meta कहता है कि 450/500 "फिर GenAI ट्रेनिंग का समर्थन करने के लिए इस्तेमाल किए जा सकते हैं," तो क्या यह निकट भविष्य की वास्तविक क्षमता है या रोडमैप की बातचीत? Song ने CNBC (मार्च) से कहा था कि 400/450/500 बड़े LLMs की ट्रेनिंग नहीं करेंगे।
7. Astrid के बाद की "फ़ाइबर-ऑप्टिक तकनीक" — फ़ोटोनिक इंटरकनेक्ट या फ़ैब्रिक ऑप्टिक्स, और इससे कितने लेटेंसी/थ्रूपुट लाभ मिलने का संकेत है?

• एआई-इन्फ्रास्ट्रक्चर इंजीनियर (Meta के निकट, हाइपरस्केलर, नियोक्लाउड): MTIA का बैंडविड्थ-फ़र्स्ट, MX4-फ़र्स्ट, हार्डवेयर-अटेंशन डिज़ाइन इन्फरेंस ASIC योजना के लिए एक काम करता हुआ टेम्पलेट है। सुझाए गए कदम: Arke की H1-2027 तैनाती और Astrid के डिज़ाइन फ़्रीज़ (≈अक्टूबर-नवंबर 2026) को मील के पत्थर मानकर ट्रैक करें; फ़्लीट-अर्थशास्त्र के सबक के लिए साझा चेसिस/रैक/नेटवर्क मॉड्यूलरिटी का अध्ययन करें; उत्पादन डेटा आने तक सभी दक्षता दावों को असत्यापित मानें।
• ML-प्लेटफ़ॉर्म/सर्विंग इंजीनियर: MTIA स्टैक (PyTorch, vLLM, Triton, torch.compile/export) वही पोर्टेबिलिटी दांव है जो TPU/Trainium/MAIA-श्रेणी के लक्ष्यों के भी काम आता है। सुझाए गए कदम: सर्विंग स्टैक को हार्डवेयर-पोर्टेबल रखें; अपने डिकोड-भारी वर्कलोड पर बैंडविड्थ बनाम FLOPS उपयोगिता का बेंचमार्क करें।
• चिप/SoC आर्किटेक्ट और सेमीकंडक्टर विश्लेषक: 6 महीने की कैडेंस + पहले 2× फिर 1.5× HBM बैंडविड्थ की सीढ़ी एक असाधारण गति-दावा है, जिसे TSMC/Broadcom के क्षमता खुलासों के मुकाबले जांचने लायक है।

• Nvidia और व्यापारिक-GPU विक्रेता: निष्कर्ष यह है कि ग्राहक-पिरामिड के सबसे ऊपर इन्फरेंस हिस्सेदारी का क्षरण हो रहा है (Newsquawk: इन-हाउस हिस्से आंतरिक इन्फरेंस के लिए सीमांत स्तर पर Nvidia को विस्थापित करते हैं; ट्रेनिंग क्लस्टर फ़िलहाल व्यापारिक ही रहते हैं)। सुझाए गए कदम: ट्रेनिंग/लेटेंसी-क्रिटिकल विभेदन और सॉफ़्टवेयर लॉक-इन पर ज़ोर दें; Meta के 2027 ऑर्डर-बुक मिश्रण पर नज़र रखें।
• Broadcom और TSMC आपूर्तिकर्ता: कई पीढ़ियों तक राजस्व की दृश्यता (2029 तक साझेदारी, पहला चरण >1 GW); अगर छह महीने की कैडेंस बनी रहती है तो पूरे पारिस्थितिकी तंत्र को लाभ।
• एंटरप्राइज़ और क्लाउड खरीदार: बातचीत में इन्फरेंस कीमत के आधार के रूप में हाइपरस्केलर-ASIC अर्थशास्त्र का उपयोग करें; बहु-हार्डवेयर विकल्प बनाए रखने के लिए पोर्टेबल सर्विंग स्टैक (vLLM/Triton) आज़माएं।
• निवेशक/विश्लेषक: ">1 GW in 12 months" को क्षमता घोषणाओं और Meta के कैपेक्स मार्गदर्शन (7→14 GW) के मुकाबले ट्रैक करें; तटस्थ मापन उपलब्ध होने तक परफ़ॉर्मेंस/W दावों को प्रचारात्मक मानें; संदर्भ-संतुलन के लिए Google के TPU तैनाती पैमाने से तुलना करें।

• ऊर्जा और ग्रिड से जुड़े पक्ष: >1 GW/वर्ष की कस्टम-सिलिकॉन तैनाती डेटा-सेंटर बिजली की बहस को और जटिल बनाती है (S31 AI-Energy Alliance का संदर्भ); Meta के बताए गए परफ़ॉर्मेंस/W लाभ ठीक वही लीवर हैं जो क्षेत्र को कंप्यूट वृद्धि को बिजली वृद्धि से अलग होने के रूप में दिखाने के लिए चाहिए — बशर्ते वे सत्यापित हों।
• मानक/अनुपालन समुदाय: मालिकाना डेटा फ़ॉर्मेट (Meta के कस्टम लो-प्रिसिज़न टाइप, HCCL) वाला केवल-आंतरिक सिलिकॉन पूरे उद्योग के लिए पोर्टेबिलिटी/लेखा-परीक्षण (auditability) के सवाल खड़े करता है; ऐसे हिस्सों के MLCommons-शैली तटस्थ बेंचमार्किंग पर नज़र रखें।
• भू-राजनीति/आपूर्ति श्रृंखला: Meta का Broadcom+TSMC+Samsung+Sandisk+Sumitomo स्टैक विविधीकरण का एक ब्लूप्रिंट है; यह अधिक उन्नत एआई सिलिकॉन को TSMC के हाथों में और केंद्रित भी करता है।

• Meta: सीधा TCO लाभ — बहु-गीगावाट स्केल पर इन्फरेंस लागत/ऊर्जा में ~10–20% सुधार भी $115–145B के कैपेक्स लिफ़ाफ़े पर सालाना अरबों की बात है (AI Chat Daily का गणित: 10% का उतार-चढ़ाव ≈ $12–14B का निर्णय)। साथ ही: फ़ोटोनिक/फ़ाइबर-ऑप्टिक रोडमैप का विकल्प-मूल्य।
• Broadcom: एक शीर्ष-3 हाइपरस्केलर के साथ कई पीढ़ियों का डिज़ाइन/पैकेजिंग/नेटवर्किंग राजस्व; "2027 और उसके बाद कई गीगावाट" (Broadcom का अपना बयान, The Register के ज़रिए)।
• सलाहकार/इंटीग्रेटर: कस्टम-सिलिकॉन कार्यक्रम डिज़ाइन (कैडेंस, TCO मॉडल, वर्कलोड विभाजन) एक नई सेवा श्रेणी है; मध्यम आकार के ऑपरेटरों के लिए "हाइपरस्केलर ASIC अर्थशास्त्र" पर आधारित TCO कैलकुलेटर।
• पोर्टेबल-स्टैक टूलिंग विक्रेता: जैसे-जैसे अधिक कस्टम लक्ष्य आते हैं, vLLM/Triton/torch.compile की पोर्टेबिलिटी का काम और मूल्यवान होता जाता है।
• हारने वाले/जोखिम: हाइपरस्केलर स्तर पर Nvidia का इन्फरेंस TAM; पोर्टेबल सर्विंग स्टैक के बिना एकल-विक्रेता में बंधे उद्यम।

VERIFY (कोई कोड निष्पादन नहीं; स्रोत क्रॉस-चेक और अंकगणितीय ऑडिट) — देखें labs/S19.md. कोई सार्वजनिक सिलिकॉन न होने के कारण (केवल आंतरिक, पहली तैनाती H1-2027), सार्थक हैंड्स-ऑन अभ्यास यह है: (1) Bloomberg के 15 सितंबर के खुलासे को Meta के आधिकारिक मार्च 2026 दस्तावेज़ों और स्वतंत्र पुनः-रिपोर्टिंग से मिलाना (कोडनेम, तिथियां, टेस्ट नतीजे, 1 GW प्रतिबद्धता, Olympus का रद्द होना); (2) बताए गए स्पेक की सीढ़ी का अंकगणितीय ऑडिट (HBM 9.2→18.4→27.6 TB/s = पहले ×2 फिर ×1.5 ✓; MX4 PFLOPS 12→21→30 = +75% फिर +43% ✓; MX4-बनाम-FP16 6× = 21/3.5 ✓; 300→500 ×4.5 बैंडविड्थ, ×25 कंप्यूट ✓); (3) साक्ष्य-स्थिति की सीमा की पुष्टि: हर प्रदर्शन दावा COMPANY CLAIM है। प्रैक्टिशनरों के लिए चलाने योग्य प्रॉक्सी है किसी भी GPU पर बैंडविड्थ/मेमोरी-बाउंड MoE सर्विंग प्रयोग (vLLM या Triton, MX4/FP8 क्वांटाइज़्ड Llama-श्रेणी मॉडल), ताकि उस "डिकोड बैंडविड्थ-बाउंड है" वाली समझ को दोहराया जा सके जो इस डिज़ाइन को चलाती है। पूरा लैब विवरण labs/S19.md में।

• ≈अक्टूबर-नवंबर 2026: Astrid (MTIA 500) का डिज़ाइन पूरा होना (15 सितंबर से "लगभग एक महीने" में); औपचारिक टेप-आउट घोषणाओं और किसी फ़ैब/क्षमता प्रतिबद्धता पर नज़र रखें।
• H1 2027: Arke (MTIA 450) Meta के डेटा सेंटरों में बड़े पैमाने पर तैनाती शुरू करता है — "Nvidia के मौजूदा आपूर्ति-वाले हिस्सों से बेहतर परफ़ॉर्मेंस/W और परफ़ॉर्मेंस/$" दावे की पहली उत्पादन जांच; Meta के बताए उत्पादन मीट्रिक (और किसी तीसरे पक्ष के मापन) पर नज़र रखें।
• 2027 का अंत: Astrid (MTIA 500) की बताई गई व्यापक तैनाती; >1 GW/12-महीने की प्रतिबद्धता का निष्पादन; कुल 14 GW कंप्यूट का लक्ष्य-दिन।
• 2028 और उसके बाद: Astrid के बाद की पीढ़ी फ़ाइबर-ऑप्टिक तकनीक के साथ गति/थ्रूपुट पर लक्ष्य साधती है; देखें कि क्या GenAI-ट्रेनिंग-सक्षम MTIA सामने आता है (Meta का बताया गया आधार) और Meta पर Nvidia/AMD के ऑर्डर बुक कैसे बदलते हैं।
• लगातार देखने योग्य मदें: "Iris" की पहचान; प्रोसेस-नोड/HBM-आपूर्ति के खुलासे; MLPerf-शैली तटस्थ बेंचमार्किंग, अगर कोई MTIA-श्रेणी का सिस्टम कभी मापने योग्य बने; Meta के कैपेक्स मार्गदर्शन के अपडेट।

Meta का 15 सितंबर का खुलासा वह क्षण है जब उसका कस्टम-सिलिकॉन कार्यक्रम रोडमैप से निकलकर एक निर्धारित, गीगावाट-स्केल इन्फ्रास्ट्रक्चर लाइन बन गया: MTIA 450 "Arke" H1 2027 में तैनात होता है, MTIA 500 "Astrid" 2027 के अंत में व्यापक पहुंच के साथ, किसी भी 12-महीने की अवधि में 1 GW से अधिक इन-हाउस सिलिकॉन की प्रतिबद्धता, सिलिकॉन पहले से ही सिमुलेशन के 2–3% के भीतर टेस्ट हो रहा है — और ट्रेनिंग+इन्फरेंस वाला संयुक्त "Olympus" हिस्सा लागत के आधार पर समाप्त, जिसने इन्फरेंस-फ़र्स्ट सिद्धांत को पक्का कर दिया। ईमानदार चेतावनी उतनी ही महत्वपूर्ण है: हर दक्षता दावा ("whatever Nvidia is currently shipping" से बेहतर) एक कंपनी दावा है, बिना बेंचमार्क वाले, केवल-आंतरिक सिलिकॉन पर; 2–3% का आंकड़ा Arke की तुलना Meta के अपने सिमुलेशन से करता है, किसी नामित Nvidia एक्सेलेरेटर से नहीं। डिस्कवरी ब्रीफ़ में सुधार: MTIA 500 ट्रेनिंग चिप नहीं है — दोनों नए हिस्से GenAI-इन्फरेंस workhorses हैं, ट्रेनिंग क्षमता टली हुई है। पाठकों को यह याद रखना चाहिए: एक शीर्ष-5 हाइपरस्केलर के पास अब इन्फरेंस पर Nvidia निर्भरता घटाने का तिथि-बद्ध, नामित, गीगावाट-स्केल रास्ता है — कस्टम-सिलिकॉन लहर की अब तक की सबसे मज़बूत पुष्टि — और 2027 के लिए उद्योग का निगरानी-बिंदु यह है कि क्या उत्पादन MTIA स्केल पर बताया गया ऊर्जा और लागत का गणित पूरा करता है।